来自低频时钟的高频

时间:2013-04-01 03:56:38

标签: vhdl clock fpga spartan

我的spartan 3a fpga板有一个50mhz的时钟,同时用ram ddr2实现微型激光,它需要62mhz的频率,这是由我的程序编辑的,当被问及这个时,他们告诉我60mhz时钟用于生成其他时钟内部但50mhz时钟如何产生更高的62mhz时钟!?

3 个答案:

答案 0 :(得分:4)

在Xilinx Spartan器件中,您可以使用所谓的DCM(数字时钟管理器),为您提供大量可能性;请参阅Spartan User GuideXilinx Spartan 3 DCM。使用合成器选项,可以进行时钟乘法/除法。

答案 1 :(得分:2)

内置技术可将时钟倍增到更高频率。请参阅Frequency MultiplierPhase Locked Loop

答案 2 :(得分:0)

在ISE的“实施”窗口中的设计名称下右键单击并添加新的选择IPcore,然后选择时钟向导,您可以输入主频率:50 mhz和所需的频率:62 mhz,核心生成器将为您完成。