非流水线处理器

Question

每个人都知道要执行的指令必须分为多个阶段，如取指令，指令解码等......

在流水线指令处理器中，每个阶段在一个周期内完成，也可能在一个周期内完成不同的指令（指令在不同阶段重叠）

非piplined处理器指令中的

顺序完成（没有重叠）， 我的问题是在非piplined处理器中，是指在一个周期中完成（所有阶段）完成的指令还是在一个周期内完成的每个阶段？

Answer 1

每条指令至少要从高速缓存中取出（1个周期）并进行解码（1个周期）。只有这样它才能被执行（周期数取决于指令）。因此，不可能在1个周期内执行任何指令（包括其获取和解码）。

Answer 2

绝对可以实现一个非流水线CPU，它在一个周期内评估每条指令。例如，请参见J1 core：在时钟的上升沿从块RAM获取数据，并在下降沿完成写回。

指令可以很简单，使关键路径短（时钟速率相当高）。

虽然，大多数历史上的RISC前核心曾经是多周期的。这种CPU的典型设计解释为here。