ISR,DPC和处理器缓存

时间:2013-07-19 09:44:43

标签: caching cpu interrupt computer-architecture microprocessors

我读到here,ISR和DPC可以弄脏处理器缓存。任何人都可以解释一下吗?

1 个答案:

答案 0 :(得分:1)

由于执行级别的优先级较高,ISR和DPC可以抢占当前运行的代码。一旦抢占完成,ISR / DPC代码就开始执行。内存寻址是一项非常基本的操作,几乎可以肯定。请求内存访问后,可能会替换缓存行。

总结以上内容 - 由于ISR和DPC的优先级较高,它们会破坏稳定状态并执行无序操作。执行通常需要与当前缓存不同的内存(因为它不是抢占前执行的逻辑的一部分),导致对中断之前执行的代码造成污染。