Icarus Verilog:多位数组解析错误

时间:2014-12-11 20:28:06

标签: verilog hdl icarus

Icarus Verilog中正确的多位数组声明是什么?我在这段代码中遇到了解析错误 input [19:0] array [0:9];但是当我尝试input [20*10-1] array;时,没有解析错误,但输入/输出中存在错误。

1 个答案:

答案 0 :(得分:1)

Verilog,不仅仅是Icarus,不允许将IO声明为多维数组。它只是没有。 SystemVerilog可以。人们为解决这个问题做了不同的事情,比如声明多维线,然后将它们连接到平面定义的输入。