VHDL,使用算术& “downto”中的变量?

时间:2010-05-08 02:58:09

标签: vhdl

快速VHDL问题,由于笔记本电脑死机,我目前无法访问Xilinx,因此无法对此进行测试。

我想知道是否可以在'downto'语句中使用变量和算法,例如:

proc: process (x)
begin
  y <= z(x downto 0) & z(7 downto x);
end process;

感谢。

2 个答案:

答案 0 :(得分:2)

是的,供参考this page。数组允许整数表达式作为范围端点的定义。

答案 1 :(得分:0)

我的猜测是它会合成一个大而丑陋的多路复用器,而不是一个简单的移位寄存器,看起来就像你想要创建的那样。

相关问题