有谁知道如何使用多个接口的端口声明？

Question

现在，我正在尝试从这里学习systemverilog。 以下网站我学到了什么。

http://www.testbench.in/SL_04_PHASE_1_TOP.html

从这里开始，我对

中output_intf的用法感到困惑

testcase TC (mem_intf,input_intf,output_intf);

我的意思是我认为它应该是

testcase TC (mem_intf,input_intf,output_intf[4]);

为什么不输出output_intf [4]？

我如何理解这一点？

Answer 1

因为output_intf [4]意味着将接口实例编号4（不存在）连接到测试用例端口。您希望将整个实例数组传递给端口。