在Cortex-A7 TRM中，我们可以通过CP15指令访问内部L1缓存相关的内存。我们可以检索特定缓存行的Tag RAM / Dirty RAM MOESI状态。如上所述here。
然而，关于4位MOESI编码的细节（例如000指的是什么状态等）没有提及。在Armv7-A TRM中也不是。此外，它表示4位，但不会3位足以编码5个MOESI状态（UC，UD，SC，SD，I）。
我错过了什么吗？
答案 0 :(得分：1)
似乎ARM只向其Debug和Silicon合作伙伴提供这些信息。我在ARM社区发布了一个答案：https://community.arm.com/thread/10498