8位进位选择加法器中的未知错误

时间:2016-11-04 12:43:04

标签: vhdl

所以我必须为我的实验室制作一个8位进位选择加法器。我查看了维基百科,在那里我找到了一个n位进位选择加法器的图表并创建了我认为应该正确的但是当我运行模拟时我收到了错误的答案。我附加了我的vhdl代码,如果有人能告诉我正确建模8位进位选择加法器有什么问题我会很感激。

{{1}}

1 个答案:

答案 0 :(得分:0)

通过查看此代码(没有组件和任何测试平台的代码),我想我发现了可能有问题的东西。 当你使用RCA4组件创建一个更大的RCA,其中0作为进位编写2个RCA4时,RCA2(在端口图中)需要将来自RCA0的进位作为进位而不是0。 尝试改变它,我希望我帮助。

相关问题