什么是vhdl中的逻辑和(&&)?

时间:2017-09-18 17:12:48

标签: vhdl

&&的等价物是什么在vhdl中的if语句?

otherwise: if (i/=0 && i/=15)  generate
...
end generate;

我需要满足两个先决条件。

1 个答案:

答案 0 :(得分:1)

由于VHDL的强类型,VHDL中逻辑和(&&)等价的问题并没有多大意义。您的问题的简短答案是您需要:

otherwise: if (i/=0) and (i/=15)  generate
...
end generate;

但该示例中的and与此示例中的and运算符没有区别:

signal F, A, B: boolean;
...
F <= A and B;

因为/=运算符返回类型boolean。因此,在这两个例子中,我只是and两个布尔一起。两个示例中的返回类型也将是boolean类型。 if语句期望的类型是boolean,这就是第一个示例有效的原因。