选择在Xilinx XST中合成的架构

Question

我正在大学学习VHDL，我们使用Xilinx。教授告诉我们编写一个简单的8：1多路复用器，它具有多种架构实现：结构（使用分层设计，具有两个4：1多路复用器和一个2：1多路复用器），行为（使用if-then-else和case语句）和数据流（使用when-else和with-select）。

所以，我在同一个VHDL文件中拥有5个不同架构的8：1多路复用器。现在我需要综合每个架构，以便比较IO的数量，BEL的数量和最大频率。

问题在于，无论我选择何种实施，我总能得到相同的结果。我确定我在合成过程中的某个地方犯了一个错误，我的层次结构看起来像附图中的那个。

我是否必须在文件中写一些内容来告诉合成器使用哪种架构，就像我在测试平台中所做的那样？这是我的架构的截图：