在verilog中输入小数值,如0.0047

时间:2018-03-04 07:23:06

标签: verilog vlsi system-verilog-assertions

我有一个十进制值数组,如0.0047,-45.34等。有没有办法我可以在verilog中添加它并自动查看它的16位转换值?

1 个答案:

答案 0 :(得分:0)

您可以使用'真实',但无法合成它。您必须为浮点或固定点找到数字的二进制表示。您必须为数字定义范围,并且还必须为实数的二进制表示定义精度,这通常是近似值。

我做了一些计算。你有一个正数和负数,所以你需要一个符号位。为值留下15位。你想拥有至少45,这需要6位。为该分数留下9位。你最接近0.0047的是0.0046875。你的范围是-63.998 .... + 63.998