使用Chisel进行正式验证

Question

是否可以使用Chisel3 HDL语言进行形式验证？ 如果是，是否有开源软件可以做到这一点？ 我知道我们可以用Yosys进行verilog形式验证，但用凿子吗？

Answer 1

SpaceCowboy问了同样的问题here。而jkoening回应了它：不知道但也许它会完成。

Answer 2

可以将Yosys-smtbmc与here中所述的一些小技巧一起使用，以在生成的Verilog中“注入”正式属性。

Answer 3

现在有一个名为chisel-formal的凿子包装。

import chisel3.formal._

这扩展了具有正式特性的模块。

class MyModule extends Module with Formal {
//...
      past(io.Mwrite, 1) (pMwrite => {
        when(io.Mwrite === true.B) {
          assert(pMwrite === false.B)
        }
      })
      cover(countreg === 10.U)
//...
}

允许使用assert（），假定（），cover（），past（）等函数。

在github repository上提供了完整的指导。