固定组合逻辑

Question

我有问题。 我的代码是

module pulsing(OUT, an1, an2, or1);

input wire an1, an2, or1;
output wire OUT;

wire afa;

and andik(afa,an1,an2);
or orik(OUT,afa,or1);

endmodule

综合一个3bit LUT结果后，我真的需要2个不同的 诱惑。

如何在没有任何顺序逻辑的情况下实现它（只需接线和 LUTs）？ 谢谢！

Answer 1

您可以将LUT2定义为与门：

Plate:  VF???55
[['VX33322', False], ['VF12355', True], ['VF77455', True], ['DA?????', False], ['VF10055', True]]

和或门分别为：

LUT2 #(.INIT(4'h1)) U1(.O(O), 
                       .I0(I1),
                       .I1(I2));

注意LUT2 #(.INIT(4'hE)) U1(.O(O), .I0(I1), .I1(I2)); 值。这些是这些布尔函数的真值表结果。

.INIT

由此，您可以使用单个LUT2实现任意2个输入布尔函数。例如，异或将需要.INIT（4'h6）。