标签： compilation verilog intel fpga quartus
Error（13356）循环必须在Quartus II 5000次迭代中终止
答案 0 :(得分：0)
通过以下方式更改迭代限制：
分配->设置->编译设置->高级设置（综合）->恒定Verilog循环的迭代限制
版本：18.1