飞思卡尔处理器中焊盘控制功能的说明?

时间:2012-01-09 10:34:27

标签: io arm kernel processor gpio

阅读第1368页的MCIMX50 Application Processor Reference Manuals(第33.3节),列出了处理器打击垫的各种可能的控制功能。

列表是:

  • SRE(1位压摆率控制)。
  • DSE(2位驱动强度控制)。
  • ODE(1位开漏控制)。
  • HYS(1位滞后控制)。
  • PULL_KEEP_CTL(4位上拉/下拉和保持器控制)
  • PUS(2位上拉/下拉配置值)
  • PUE(1位拉/保持选择)
  • PKE(1位启用/禁用上拉,下拉或保持器功能)
  • DDR_MODE_SEL(1位ddr_mode控制)
  • DDR_INPUT(1位ddr_input控制)

有人可以解释每一个是什么,最好是以教育方式与其他信息相关联吗?

提前致谢。

2 个答案:

答案 0 :(得分:6)

SRE(1位压摆率控制) - 引脚状态从0变为1的速度,因为快速变化的状态需要更多的功率和电流。如果可以帮助EMC,则会发出RF峰值,从而减慢速度。除了SPI和SPI之外,我们以低压摆率运行大多数GPIO引脚。需要快速的I2C。

DSE(2位驱动强度控制)。 - IO引脚将有多少电流来源/下沉,这也是一种省电/ EMC的事情,因为直接从微引脚挂起负载通常是不好的做法。

ODE(1位开漏控制)。 - 对于低输出引脚是否下拉至0V还是“开漏”(断开/浮动),这对于某些事情非常有用,例如I2C部件将其转向保持线路为低电平或高电平。

HYS(1位滞后控制)。 - 在维基百科上查找滞后,应该告诉你所有你需要知道的事情。

上拉/下降等 - 基本上是引脚是否有内部电阻连接到+ v或0v以阻止浮动到某个随机/非期望值,通常在引脚为输入时使用。

DDR_MODE_SEL(1位ddr_mode控制) - 可能是数据方向寄存器,换句话说就是引脚输入或输出

DDR_INPUT(1位ddr_input控制) - 不确定,微型参考手册应该为您和其他所有人提供一些线索。

希望这有帮助!

答案 1 :(得分:6)

飞思卡尔网站上的应用笔记AN5078中有更多细节。

链接:http://cache.freescale.com/files/32bit/doc/app_note/AN5078.pdf

总结:即使您关闭驱动程序,保持器也会保持输出水平相同。相关的内部电阻约为130kΩ,因此它不会驱动很多,但它会使引脚悬空。

相关问题