Xilinx系统发生器脉冲压缩

时间:2014-01-22 02:56:42

标签: fpga xilinx system-generator

我正在使用Spartan 6的HW Cosimulation制作用于雷达脉冲压缩的系统发生器模型。

在互联网上有三篇研究论文与我想要的内容很接近。

您可以在研究论文中看到这些模型。

两个使用FIR滤波器进行时域压缩,第三个使用FFT进行频域压缩,但我无法使用Core gen完成整个模型并生成FIR或FFT。

那么有人可以帮我实现这个模型吗?否则,如果某人之前已经开始工作并且可以向我提供模型文件,那将非常有用。

PS。我几乎完成了时域模型,但我不知道如何找出FIR滤波器的系数。

谢谢。急切地等待回复。

三篇研究论文的链接在我问同一问题的另一个网站上。我希望管理员不要反对。 http://forums.xilinx.com/t5/DSP-Tools/Pulse-Compression/m-p/404871#M7586

0 个答案:

没有答案