Verilog 2补充了加法/减法

Question

使用Verilog设计8位加法器 - 减法器。

op = 0 - ＆gt; A + B（加）

op = 1 - ＆gt; A-B（减法）

我试图做-87 - （ - 116）= 29

我插入测试台＃10 A = -8＆＃39; b10101001; B = -8＆＃39; b10001100; OP = 1;

但是，Verilog的否定识别失败了。 并且最初的结果应该打印00011101，但结果打印错误值1110 0011

我该如何解决这个问题？

以下是我的代码

module addsub8 ( A ,B ,mode ,result ,overflow );

output [7:0] result ;
wire [7:0] result ;
output overflow ;
wire overflow ;

input   [7:0] A ;
wire   [7:0] A ;
input    [7:0] B ;
wire   [7:0] B ;
input mode ;
wire mode ;

//}} End of automatically maintained section

// -- Enter your statements here -- //

wire B0; 
wire B1; 
wire B2; 
wire B3; 
wire B4; 
wire B5; 
wire B6; 
wire B7; 

wire C0; 
wire C1; 
wire C2; 
wire C3;
wire C4; 
wire C5; 
wire C6; 
wire C7;  

xor(B0, B[0], mode);
xor(B1, B[1], mode);
xor(B2, B[2], mode);
xor(B3, B[3], mode);
xor(B4, B[4], mode);
xor(B5, B[5], mode);
xor(B6, B[6], mode);
xor(B7, B[7], mode);


fa U0(A[0],B0,mode,C0,result[0]);
fa U1(A[1],B1,C0,C1,result[1]);
fa U2(A[2],B2,C1,C2,result[2]);
fa U3(A[3],B3,C2,C3,result[3]);
fa U4(A[4],B4,C3,C4,result[4]);
fa U5(A[5],B5,C4,C5,result[5]);
fa U6(A[6],B6,C5,C6,result[6]);
fa U7(A[7],B7,C6,C7,result[7]);  

xor (overflow,C6,C7);                

endmodule


module fa ( A ,B ,Cin ,Cout ,S );

output Cout ;
output  S ;           


input A ;
wire A ;
input B ;
wire B ;
input Cin ;
wire Cin ;    

reg Cout;
reg S;


//}} End of automatically maintained section

// -- Enter your statements here -- //

always @(A or B or Cin) begin
    case ({A,B,Cin})
     0: begin Cout=0; S=0; end
     1: begin Cout=0; S=1; end
     2: begin Cout=0; S=1; end      
     3: begin Cout=1; S=0; end
     4: begin Cout=0; S=1; end
     5: begin Cout=1; S=0; end
     6: begin Cout=1; S=0; end
     7: begin Cout=1; S=1; end
    endcase
    end

endmodule

Answer 1

1 /如果你想使用像-A这样的负数，如果你想将8'b10101001视为负数，请使用带符号的向量：

auto&&

我快速扫描你的代码，我只看到标准（无符号）矢量。

2 /不要乱用一位全加器，只需使用语言：

input  signed [7:0] A ;
wire   signed [7:0] A ;

Answer 2

在EDA Playground https://www.edaplayground.com/x/5dRL

中，代码可以正常使用

我猜您的问题是您立即检查结果并且不允许任何时间传播结果。

即

#10 A=-8'd87; B=8'b116; op=0;
Check answer

允许至少1个时间步骤允许组合答案传播：

#10 A=-8'd87; B=8'b116; op=0;
#1;
Check answer